

IPD (Integrated Passive Device) 공정을 이용한 CMOS 선형 전력 증폭기

김기현*, 고재용, 이성호, 남상욱

서울대학교* 전기공학부 뉴미디어통신공동연구소

kihyun@ael.snu.ac.kr

I. 서론

근래에 화합물 반도체 기반의 모바일용 선형 전력 증폭기의 비싼 가격과 집적도 문제를 해결하기 위해 CMOS 선형 전력 증폭기에 관한 연구가 활발히 이루어지고 있다 [1]. 하지만, CMOS 공정으로 만들어진 인덕터나 트랜스포머는 일반적으로 낮은 Quality factor를 가지고 있고, 이는 전력 증폭기 전체의 효율 감소시키는 가장 큰 원인이 된다.

본 논문은 IPD (Integrated Passive Device) 공정을 이용한 트랜스포머를 통해, 출력 단에서 효율 감소를 최소화한 WCDMA용 CMOS 선형 전력 증폭기에 관한 논문이다.

II. 설계

본딩 인덕터에 의한 영향을 최소화 하고, 높은 출력을 얻기 위한 트랜스포머 형태의 차등 전력 증폭기 구조를 채택하였다. 출력 단 트랜스포머를 제외한 Balun 및 inter-stage matching 회로를 포함한 Driver와 Main 단 모두 하나의 칩으로 집적 되었다.

출력단의 경우, IPD 공정을 이용하여, 트랜스포머를 설계 하였고, 이때 primary와 secondary에 매칭으로 이용되는 capacitance도 같이 포함 되었다. 트랜스포머와 전력 증폭기 사이는 본딩을 통해 연결 하였다.




그림 1. 전력 증폭기 구조




그림 2. 칩 사진 (왼쪽)과 IPD 사진(오른쪽)




그림 3. Gain과 PAE 측정 결과 (WCDMA)

III. 측정 결과

그림 3은 WCDMA 신호를 이용한 측정 결과를 나타내며, 24 dB의 이득과 37%의 최대 효율을 가지는 것을 확인 하였다. 이때 선형 전력 증폭기의 ACLR < -33 dBc 기준의 최대 선형 전력은 27.7 dBm이었고, 그때의 효율은 약 34%로 측정 되었다.

IV. 결론

최종적으로, WCDMA 신호 기준으로 약 27.7 dBm 선형 출력 전력을 가지고, 이때 34%의 효율을 가지는 CMOS 선형 전력 증폭기를 구현하였다. 이 전력 증폭기는 1850 MHz의 중심 주파수를 사용하는 WCDMA 모바일 시스템에 사용 될 수 있다.

Acknowledgement

이 논문은 동부 하이텍의 지원으로 수행된 연구임

참고문헌

- [1] S. Ki Yong, K. Bonhoon, H. Songcheol., "A CMOS Power Amplifier With a Built-In RF Predistorter for Handset Applications," Microwave Theory and Techniques, IEEE Transactions on , vol.60, no.8, pp.2571,2580, Aug. 2012.